PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-123466

(43)Date of publication of application: 23.04.1992

(51)Int.Cl.

H01L 27/04 G05F 3/24 G11C 11/407 H01L 27/108

(21)Application number: 02-242426

(71)Applicant: HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

14.09.1990

(72)Inventor: KAWAHARA TAKAYUKI

KAWAJIRI YOSHIKI KITSUKAWA GORO

ITO KIYOO

AKIBA TAKESADA KATO SHISEI


KAWASE YASUSHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To stably operate an LSI in which an ON-chip voltage limiter is used, by separating the power sources of a reference voltage generator block and a comparator block from that of an output transistor, and supplying them from separate power source pads.

CONSTITUTION: Power for an output transistor T to be supplied to K in which a large transient current flows is supplied from a pad VC2, and power is supplied to a circuit block S including a reference voltage generator block F and a comparator block A from another power pad VC1. Thus, a large transient current flows to the transistor T to be alleviated by a bypass capacitor, and even if noise is induced in the power source, the blocks F, A are stably operated. Since a large current also flows to a low potential side of the K, a power pad VE2 of the K in which large transient current flows similarly to the low potential side is different bonding pad from a pad VE1 for the block S including the blocks F and A.



19日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-123466

DInt. Cl. 5

識別記号 庁内整理番号 ❸公開 平成4年(1992)4月23日

H 01 L 27/04

D 7514-4M

8526-5L G 11 C 11/34 8624 - 4MH OI L 27/10

354 3 2 5 V×

審査請求 未請求 請求項の数 7 (全9頁)

⑤発明の名称 半導体装置

> 20特 願 平2-242426

20出 願 平2(1990)9月14日

72)発 明者 河 原 葉 Ż.

東京都国分寺市東恋ケ窪【丁目280番地 株式会社日立製

作所中央研究所内

個発 明 者 Ш 尻 良 樹

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

四発 明 者 橘 -][[五 郎

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

勿出 顧 人 株式会社日立製作所 创出 爾 人

東京都千代田区神田駿河台4丁目6番地

日立デバイスエンジニ アリング株式会社 .

千葉県茂原市早野3681番地

四代 理 人 弁理士 小川 勝男

外1名

最終頁に続く

- 1.発明の名称 半導体装置
- 2. 特許請求の範囲
 - 1.外部電源電圧と異なる内部電源電圧を第4の 回路群に供給する第1の回路と基準電圧を発生 する第2の回路と該基準電圧と該内部電源幾子 の電圧とを比較して第1の回路を制御する第3 の四路とを有する半導体装置においてご第1の 回路の電源電圧供給用のポンディングパッドと 第2及び第3の問路の電源電圧供給用のポンデ ィングパッドのうち、少なくとも一つは別パッ ドとしたことを特徴とする半導体装置。
- 2. 疎第1の回路をパイポーラトランジスタを用 いて構成したことを特徴とする特許請求の範囲 第1項記載の半導体装置。
- 3.蔵第2の団路をパイポーラトランジスタのパ ンドギャップジェネレータを用いて構成したこ とを特徴とする特許請求の範囲第1項または第 2 項記載の半導体装置。

- 4.MOSトランジスタで構成されたメモリセル を含むことを特徴とする特許請求の範囲第1項 または第2項または第3項記載の半導体装置。
- 5. 跛内部電源端子と外部電源端子との間に挿入 するバイパスコンデンサをMOSトランジスタ のゲート・チャネル間容量で構成したことを特 微とする特許請求の範囲第1項または第2項ま たは第3項または第4項記載の半導体装置。
- 6 . 趺パイパスコンデンサを構成するMOSトラ ンジスタが、デプレッション形であることを特 微とする特許請求の範囲第5項記載の半導体装
- 7.跂デプレッション形MOSトランジスタのチ ャネル領域をそのMOSのゲート層形成以前に 形成し、かつソース及びドレイン領域と同一導 電形層のウエル領域に形成することを特徴とす る特許請求の範囲第6項記載の半導体装置。
- 3. 発明の詳細な説明
 - 【童業上の利用分野】
 - 本発明は外部電響電圧と具なる内部電圧の発生

回路を有する集積回路(LSI)の電源用ポンディングパッドの構成に関するものである。

【従来の技術】

従来、バイポーラトランジスタによるECL形 集積回路のピン構成については、「モトローラ社 MECLⅢシリーズハンドブック」または「日立 ICメモリデータブック」に示されている。

これらによればECL回路のDout用トランジスタのコレクタの印加電圧Vcc。と、その他回路への印加電圧Vcc。とを、別個のピンから供給している。こうして出力負荷容量の充放電時に過渡電流によりVcc。の電圧が変動しても、Vcc。やVcc。が印加される内部回路には影響を及ばさないので、回路の安定動作を保証できる。

【発明が解決しようとする課題】

チップ内で外部印加電圧と異なる内部電圧を発生しこの電圧で多数のMOSまたはバイポーラ回路を動作させるいわゆるオンチップ電圧リミッタ方式を用いたLSIでは、上記と同様な以下の状況が生じる。

進成できる。

【作用】

上記手段により、出力トランジスタに大きな過渡電流が流れても、基準電圧発生回路プロック及び比較回路プロックには別の電源パッドから電流が供給されるため、これらは安定に動作することができる。また、この結果基準電圧の発生及び出力トランジスタの制御が良好に行なえるため内部電源端子から所望の電圧と電流を供給でき、LSI全体が安定動作となる。

【実施例】

以下、本発明の実施例を説明する。

第1回は、本発明の第1の実施例を示す図である。

第1回において、Fは基準電圧発生回路プロックであり、その出力端子はE、Aは比較回路プロックでありその出力端子はPである。上記回路プロックAおよびFを合わせてプロックSで示す。 Tは出力トランジスタでありその出力端子はV。 である。出力トランジスタには、ここではパイポ

本発明の目的は、このようなオンチップ電圧リミッタを用いるLSIの安定動作を図ることにある。

【観題を解決するための手段】

上記目的は、オンチップ電圧リミッタにおいて、 基準電圧発生回路プロック及び比較回路プロック の電源と出力トランジスタの電源とを分離し、そ れぞれ別個の電源パッドから供給することにより

ーラトランジスタを用い、高い電流供給能力で電 派電流を供給しかつ VBEドロップを利用して機構 MOSに必要な低い電圧を発生している。また、 KはCMOS回路のように充放電時のみ電流が流 れる回路ブロックであり、Cは塔子 VLの電圧変 動を小さく抑えるためのバイパスコンデンサであ り、I E は特機時にも一定電圧を発生するための 小電流派である。 Vc1 , VcE は高電位例の電源パッド であり、 VE1 , VE2 は低電位例の電源パッド である。

これらの回路プロックにおいて、大きな過渡電流が流れるKに供給する出力トランジスタT用の電源はVczのパッドから供給し、FとAを含む回路プロックSには、別個の電源パッドVczから供給している。これにより、出力トランジスタTに大きな過波電流が流れ、バイパスコンデンサによって経和されるとはいえ電源に進音が誘起されても、基準電圧発生回路プロックF及び比較回路にでして、基準電圧発生回路プロックF及び比較回路にして、基準電圧発生回路プロックF及び比較回路にで、低電位個にも大電流が流れるので、低電位個も同様に、

大過波電流が流れるKの電源パッドVEェは、基準電圧発生回路プロックF及び比較回路プロックAを含むプロックS用のパッドVEェとは異なるポンディングパッドとしている。

本実施例によれば、大きな過渡電流が流れる出力トランジスタT用の電源パッド V c z とは別に、基準電圧発生回路プロックF及び比較回路プロックAを含むプロックS用の電源パッド V c z を設けたために安定な V L を発生することができる。この V L は、Sの出力端子Pの電圧より V B E 低い電圧なので V c z が安定すれば V L も安定するからである。なお、両電源パッドには通常同電位の電圧を印加するが、用途に応じては異なった電圧を印加してもよい。 V B z z も 同様である。

また、パイパスコンデンサCを第1図に示したようにMOSを用いて構成する場合は、しきい値の小さな式いはデプレッション形のMOSを用いるとよい。こうするとVLの電位に関係なく常に容量が形成されていることになる。このためには、特開昭62-119858に開示されているよう

する回路とエージング用の回路から成っている。 これらの回路の詳細な構成及び動作については、 同種の回路の説明がアイイーイーイー、ジャーナ ルオブソリッドステートサーキット、第24巻、 第3号の第597頁から第602頁(IEEE, Journal of SolidーState Circuits, vol. 24, No. 3, Pp. 597~602)に詳しいのでここでは省 略する。

この回路プロックドの特長は、場子Bに発生する基準電圧の温度依存性、プロセス依存性が小さいことである。なお、VRは後述のECL入力回路プロックを構成するパイポーラカレントスイッチの参展電圧を発生する第子である。

国路プロックAは、基準電圧と発生電圧とを比較し出力トランジスタの制御を行なう回路である。この図では、抵抗R、パイポーラQ1、Q2、MOSMR2、MR2とからなる差動増額回路で構成している。他の構成及び機能は第1図の実施例と同じである。

な3重ウエル構造を用いて、ゲート直下にソース /ドレインと同一の導電層が常に存在するように するとよい。

第1図では、出力トランジスタTにバイポーラトランジスタを用いたが、CMOSのみしか作成できないプロセスを用いる場合または温度補償・プロセス変動補償などの必要から或い第3図に発生電圧との関係から、第2図及び第3図に示したように、MOSトランジスタを用いなったがある。この場合も出力トランびスタT用の電源パッドVczと、基準電圧発生及び比較を行なう回路プロックS用の電源パッドVczと、製を行なう回路プロックS用の電源パッドVczと、別個に設けることにより、安定動作が達成できる。

第4回は、第1回の実施例をさらに具体的に記載した実施例である。

基準電圧発生回路プロックFは、パイポーラトランジスタを用いたパンドギャップジェネレータ とパンドギャップジェネレータの出力縮子BGの電圧から所望の基準電圧に変換し、場子Eに発生

第4回の実施例の回路を用い、出力トランジスタT用の電源パッド V cs と別の電源パッド V cs から回路ブロック S へ供給することにより、温度を存性及びプロセス変動依存性が小さいという回路ブロック F の特長を保ったまま、さらに電源維音の影響の無い基準電圧を発生することができる。この結果基準電圧の発生及び出力トランジスのの制御が精度良く行なえるため内部電源端子かの分所望の電圧と電流とを供給でき、L S I 全体が安定動作となる。

さて、充放電時のみ電流が流れる回路ブロック KとしてはCMOS回路の他に機々なものが考え られる。ここでは、Kの中にダイナミックランダ ムアクセスメモリ (DRAM) のメモリアレーが 含まれる場合について説明する。

DRAMはこれまで主にTTLインタフェースで用いられてきた。TTLインタフェースのDRAMの場合、回路はほとんど充放電時のみ電流が流れるような回路で構成される。このため、DRAM全体が回路ブロックKであると考えることが

できる。しかしながら、MOSの微細化及びBi CMOS化により高速なDRAMが可能となり、 このような高速なメモリを用いるシステムで用い られているECLインタフェースのDRAMも開 発されつつある。

ECLインタフェースの場合、入出力部にはバイポーラのカレントスイッチ回路を用いて回路を構成した方が簡便で高性能である。

バイポーラのカレントスイッチ回路では、電流はCMOS回路のように充放電時のみ流れるのではなく、常時一定の電流が流れている。すなわち、ECLインタフェースのDRAMでは入出力部のバイポーラのカレントスイッチ回路を主体にした一定電流の回路ブロックと、CMOS車路で構成された例えばデコーダやワードドライバのように充放電時にのみ電流が流れるKと同じ性能の回路ブロックとからなることになる。

また、このパイポーラのカレントスイッチ回路 では、内部高電位側電弧電圧を娘子 VLの電圧の

回路ブロックSの安定動作が図れるのはもちろんのこと、一定電流が流れるバイポーラのカレントスイッチを主体にした回路ブロックI, 〇も、充放電時のみに電流が流れる回路ブロックKによる電源競音の影響を受けず安定動作となる。

第5 図の実施例において、回路プロック I , O は共に一定電流が流れるパイポーラのカレントスイッチを主体にしたものである。このように性格の等しい回路プロックの電源を第6 図に示すように同じ電源パッドから給電すれば、電源パッドの数を減らすことができまた第5 図の実施例の特長を合わせ持つことができる。

しかしながら、パッケージのピン数の制限から 或いはレイアウト上の制限から電源パッドを第5 図または第6回のように多数は設けることができ ない場合がある。この場合は、本発明である基準 電圧の発生及び比較を行なう回路プロックSの電 原を専用の電源パッドから供給するのみとし、他 のプロックI,T(K),〇の電源は共通の電源 パッドがら供給する第7回の構成も有効である。 ように大きく下げることはできない。しかし、K を構成するCMOS回路は、MOSの数細化によ る耐圧低下のため低い内部高電位例電源電圧が必 要となる。これらの条件を考慮してECLインタ フェースのDRAMを構成した場合の実施例を以 下に述べる。

第5回~第7回は、第1回の実施例をECLインタフェースのDRAMに適用した実施例を回路ブロックで示した図である。これらの図において、Iはバイポーラのカレントスイッチを含みかつデコーダ,ワードドライバのように充放電時のみに電流が流れる回路ブロック、OはIと同じした出の事である。なお、I,Oの給電も、必要に応じてオンチップ電圧リミッタを設けこれから行なってもよい。

第5回の実施例では、ブロックI, O, T, S 各々専用の電源パッドを設けている。このような 構成を用いれば、基準電圧発生及び比較を行なう

この構成では、供通の電源パッドからは、共通の電源パッドを まず一定電流が流れる回路プロックエ、 O に電流 を供給し、次に出力トランジスタエク K に電流を 電路のみに電流が流れる回路プロック K に電流を 供給するとよい。このようにすればできる。 安定のの特長を持つことと、から定にいう を発現の特長を持つロック E に 助作では、 数件として安定動作となる。 実際ので本系のの はれることにより第5回の実施例を はいることにより第5回の実施例を はいることにより第5回の実施例と のののでを ま成できる。

第8回は、第7回の実施例を具体的にDRAM に適用した場合の主要な問路を示した図である。

本図において、Iは它CLインダフェースの入 力固路ブロックであり、ここではアドレスパッフ ア国路の一つを例に示している。Kは主に充放電 時のみに電流が洗れる回路ブロックであり、ここ ではデコーダ回路PD、ワードドライバWD、メ モリセルアレーM、メモリセルアレー中のリライトアンプRA、端子YSに印加されるY選択信号で制御されるMOS差動回路(Mpi, Mpi, Mpi, Mpi, Mpi, Mpi,

Wはワード線であり、D・/Dはデータ線、Dcはダイレクトセンスアンプの出力であるコモンデータ線である。端子C、にはチップイネイブル信号/CEから発生した信号電圧が印加される。Oは出力回路ブロックであり、ここではコモンデータ線Dcの電流信号を増幅してデータバス線Daには入るプリアンプ回路、データバス線Daの電流信号を増幅してデータバス線Daの電流信号を増幅してデータバス線の電に、Marana を受けている。端子MAには複数値のプリアンプを選択するかの信号でいる。端子MAには複数値のプリアンプを選択するかの信号電圧が印加され、端子/OE1には特機時に出力を低レベルにするための信号電圧が印加されている。

なお、Vcoは第5図~第7図では省略したが、 従来の技術で述べたDourトランジスタ用の電源 パッドである。また、幾子Vαがゲートと接続さ

ックKによる電源維音の影響を受けずに安定動作を図ることができる。また、第子VcやVR1等に印加する電圧も安定であることが要求されるため、Vc1, Ve1から給電される図路で発生させるとよい。

第9図では、DRAMの1チップ上の電源用ポンディングパッド (Vccr, Vccn, Vccr, Vccr, Vccr, Vcco, Vssr, Vssr, Vsso) から、各回路プロ

れているMOSは電流源用のMOSである。

オンチップ電圧リミッタでは3種の内部電圧端子 V L2 、 V L2 にそれぞれ異なる電圧を発生し、 V L2 からはデコーダ回路に、 V L2 からはワードドライバに、 V L3 からはリライトアンプ R A を介してデータ線にそれぞれ給電している。 S 2は端子 V L2 用の基準電圧発生及び比較を行なう回路であり T 2 はその出力トランジスタ、 S 2 、 T 2 及び S 2、 T 2 は、 それぞれ V L2、 V L3 用の同様の回路である。ここで、例えば S 1、 S 2、 内のパンドギャップジェネレータ等を共用してもよい。

また第8回では省略しているが、端子VL1と端子VE1、VL2とVE2、VL3とVE3との間には、第1回に示したようにパイパスコンデンサを設けて電源維音を緩和するのが望ましい。本実施例によれば、オンチップ電圧リミッタ中の基準電圧発生及び比較を行なう四路プロックS1、S2、S3の電源を、専用の電源パッドVC1、VE1から給電される完放電時のみ電流が流れる回路プロら給電される完放電時のみ電流が流れる回路プロ

ックへの電源電圧の印加方法を示している。なお、パッケージの外において V ccp 、 V cch 、 V ccp , V cco は正電源 V cc に 、 V ssp , V ssn , V ssp , V sso は負電源 V ss に接続される。 T T L インタフェースの場合、通常 V cc = 5 V , V ss = 0 V であり、 E C L インタフェースの場合、通常 V cc = 0 V ・ V ss = -5 、 2 V である。

プロックMはメモリセルアレープロックであり、メモリセルへの再書き込みやリフレッシュ用の電流をVccx、Vssnから印加する。高速の大容量DRAMでは、再書き込み時にピーク値が200~400mAのデータ線充放電電流が流れうるためVccn、Vssnには大きな維音電圧が誘起されるので、専用のポンディングパッドから電流を供給し、他回路の誤動作を防止する。

プロックドは基準電圧発生回路プロックであり、オンチップ電圧リミッタ用の基準電圧や、ECLインタフェースの入出力パッファ用参照電圧発生回路や、定電流源駆動電圧発生回路からなる。これらには、安定な電震電圧Vccp, Vserを供給す

るために、専用のポンディングパッドから印加する。また、他にアナログ・ディジタル混在形LS Iでは、アナログ回路もこの回路ブロックに含まれる。

ブロック〇は出力回路ブロックである。出力負荷容量を高速に充放電するときも電源電圧Vcco、Vssoに大きな難音電圧が誘起されるので、これらにも専用のポンディングパッドから印加する。また、ECLの出力のように出力レベルを精度良く制御する出力回路ブロックのうち、Dout用トランジスタを除く出力レベルを決めるためのカレントスイッチ回路には安定な Vccr, Vssrを供給すべきである。

ブロックPはその他の周辺回路ブロックであり、 アドレスパッファ、デコーダ、ワードドライパや メインアンプ、制御回路等がある。このブロック には特別の安定性は要求されないが、他のブロッ クに大きな雑音電圧が印加されないように Vccr、 Vsspとして専用のポンディングパッドから供給 し、先に述べた Vccr、Vccr、Vcco、Vssm、

線する方式である。第10圏の方が電源がより完全に分離されるが、パッケージのピン数が増加する欠点がある。第11圏の場合はやや雑音が乗り、やすいが、パッケージのピン数は減少できる利点がある。

なお高速のDRAMではポンディングワイヤやパッケージの持つインダクタンスによる雑音が問題となる。その解決策としてフリップチップ方式
[アイピーエム ジャーナル オブ リサーチ アンド デベロップメント (IBM J. Res. & Dev., 13:p. 238, 1969) 参照] 等のワイヤレスポンディング法が提案されていいまればチップの電極部に予めウエーハエ程でハンダバンプを形成しておき基板の導体パタンにフェイスダウンで位置合わせしてハンダカ式と本発明を組み合わせれば、さらに安定なDRAMを得ることができる。

以上、DRAMを例に本発明の実施例を述べて きたが、本発明はオンチップ電圧リミッタを用い Vssr, Vssoと分離する。

以上のように構成すれば、大負荷容量を充放電する回路プロック、或いは特に安定な電源電圧を必要とする回路プロックには、その他の通常回路とは別に専用の電源パッドから電源を印加できるため、他回路プロックによる雑音の影響を小さく抑えることができる。

第10回、第11回はポンディングパッドからパッケージのリードフレームへのワイヤポンディングの方法を示したものである。ここで、チップ上の配線遅延を等方的にするために、1987年アイエスエスシーシー、ダイジェストオブテクニカルペイパーズ、第316頁(1987 ISSCC, Digest of Technical Papers, p. 316)に示されているように、ポンディングパッドの配置は中央配置としている。

第10間はポンディングパッド毎に異なるリードフレームへ配線する方式、第11回は複数のポンディングパッドから共通のリードフレームへ配

充放電時にのみ電流が流れる回路ブロックを持つ 他のSRAM, EPROM, EEPROM等のメ モリLSIや論理LSIに広く適用することがで きる。

【発明の効果】

本発明では、オンチップ電圧リミッタにおいて、基準電圧発生回路プロック及び比較回路プロックの電源と出力トランジスタの電源とを分離し、それぞれ別価の電源パッドから供給したことにより、出力トランジスタに大きな過波電流が流れても、基準電圧発回路プロック及び比較回路プロックには別の電源パッドから電流が供給されるため、これらは安定に動作することができる。

また、この結果基準電圧の発生及び出力トランジスタの制御が良好に行なえるため内部電源端子から所望の電圧と電流を安定に供給でき、LSI 全体が安定動作となる。

4. 図面の簡単な説明

第1関は本発明の第1の実施例を示す回路プロック図、第2関及び第3図は第1図において出力

トランジスタをMOSで構成した本発明の他の実施例を示す図、第4図は第1図の基準電圧発生回路及び比較回路を具体的に示した回路図、第5図~第7図はECLインタフェースのLSIに本発明を適用した場合の電源パッドの構成を示す平面図、第8図は第7図の構成においてDRAMの回路を具体的に示した回路図、第9図は本発明の概念を広げた場合の電源パッドの構成を示す平面図、第10図、第11回はワイヤボンディングの実施例を示す平面図である。

O … 出力回路ブロック P D … デコーダ W D … ワードドライバ M … メモリセルアレー Dおよび / D … データ線

Dc…コモンデータ線

DB…データパス線

P … 局辺回路

代理人 弁理士 小川



符号の説明

F…基準電圧発生回路プロック

A…制御回路プロック

T…出カトランジスタ

K…充放電時のみ電流が流れる回路ブロック


C…バイパスコンデンサ


I s... 特機時用電洗額


Vcı~Vci…高電位電源パッド


Vei~Ve·… 低電位電源パッド

Ⅰ …入力団路ブロック









第1]	頁の制	te							
Dint. Cl. 5				識別配号			庁内整理番号		
G	05 F 11 C	;	3/24 11/407 27/108			Z	8938-5H		
AR	pp.		伊	蓝	清	男	東京都国分寺市東恋ケ窪 1 丁目280番地	株式会社日立製	
@発	明.	者		D	(FI	73	作所中央研究所内	THE DESCRIPTION OF THE PERSON	
伊発	明	者	秋	葉	武	定	千葉県茂原市草野3681番地 日立デバイ グ株式会社内	スエンジニアリン	
母発	明	者	adt	藤	至	誠	千葉県茂原市早野3681番地 日立デバイ グ株式会社内	スエンジニアリン	
伊発	明	者	Л	瀕		蜟	千葉県茂原市早野3681番地 日立デバイ グ株式会社内	スエンジニアリン	